Artikel-ID: 000080931 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 17.04.2013

Warum blockiert die Qsys-Verbindung die nächste AXI-Transaktion, bis eine vorherige abgeschlossen ist?

Umgebung

  • Intel® Quartus® II Anmeldungs-Edition
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Beschreibung

    Aufgrund einer Einschränkung im Qsys Interconnect in der Quartus® II Software unterstützt Version 12.1sp1 und früher nur In-Order-Transaktionen.

    Um die In-Order-Transaktion beizubehalten, wird die Qsys-Verbindung ausstehende Transaktionen an verschiedene Slaves blockieren, indem die Transaktionsadressen varifiziert und das ready Signal deklariert werden, bis die aktuelle Transaktion abgeschlossen ist.

    Lösung

    Um die Transaktionsblockierung zu reduzieren, konsolidieren Sie Transaktionen mit dem gleichen Slave.  Wenn ein Master Transaktionen an denselben Slave sendet, akzeptiert die Qsys-Verbindung die nächste Transaktion, indem sie ein "Ready Signal" geltend macht, bevor die vorherige Transaktion abgeschlossen wird, was bedeutet, dass der Slave auch die nächste Transaktion annehmen kann.

    Diese Einschränkungen werden derzeit in einer zukünftigen Version der Quartus II Software behoben.

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 1 Produkte

    Intel® programmierbare Geräte

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.