Aufgrund eines Problems mit der Intel® Quartus® Prime Software Version 19.3 und früher kann es zu dem oben genannten Problem kommen, wenn Sie das Beispieldesign simulieren, das aus der Intel® Arria® 10/Cyclone® 10 Hard IP für PCI Express* mit Avalon® Memory Mapped (Avalon-MM) DMA-Schnittstelle und dem Gen2-Modus in Modelsim* Intel® FPGA Starter Edition generiert wurde.
Dieses Problem wurde ab der Intel® Quartus® Prime Pro Edition Softwareversion 19.4 behoben.