Artikel-ID: 000080871 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 13.12.2019

Warum stößt die Intel® Arria® 10/Cyclone® 10 Hard IP für PCI Express* mit Avalon® Memory Mapped (Avalon-MM) DMA-Schnittstelle auf schwerwiegenden Simulationsfehler?

Umgebung

    Intel® Quartus® Prime Pro Edition
    Intel® Quartus® Prime Standard Edition
    Intel® Arria® 10 Cyclone® 10 Hard IP für PCI Express*
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Beschreibung

Aufgrund eines Problems mit der Intel® Quartus® Prime Software Version 19.3 und früher kann es zu dem oben genannten Problem kommen, wenn Sie das Beispieldesign simulieren, das aus der Intel® Arria® 10/Cyclone® 10 Hard IP für PCI Express* mit Avalon® Memory Mapped (Avalon-MM) DMA-Schnittstelle und dem Gen2-Modus in Modelsim* Intel® FPGA Starter Edition generiert wurde.

Lösung

Dieses Problem wurde ab der Intel® Quartus® Prime Pro Edition Softwareversion 19.4 behoben.

Zugehörige Produkte

Dieser Artikel bezieht sich auf 4 Produkte

เอฟพีจีเอ Intel® Cyclone® 10 GX
เอฟพีจีเอ Intel® Arria® 10 GT
เอฟพีจีเอ Intel® Arria® 10 GX
Intel® Arria® 10 GT SoC-FPGA

1

Benötigen Sie weitere Hilfe?

Support kontaktieren

Disclaimer/Rechtliche Hinweise

1

Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.