Beschreibung
Aufgrund eines Problems in der Intel® Quartus® Prime Software Version 19.1 und früher wird die Designbeispiel-Testbench für E-Tile Hard IP für Ethernet Intel® Stratix® 10 FPGA IP-Variante mit den ausgewählten Optionen "AN/LT" und "PCS_only" nicht vollständig abgeschlossen.
Lösung
Führen Sie die folgenden Schritte durch, um dieses Problem zu beheben:
1.) Navigieren Sie zum Verzeichnis alt_ehip3_0_example_design/example_testbench
2.) Öffnen Sie die Datei "basic_avl_tb_top.sv".
3.) Zeile 461 ÄNDERN VON:
#5000 i_reconfig_clk = ~i_reconfig_clk;
AN:
#500 i_reconfig_clk = ~i_reconfig_clk;
4.) Wiederholungssimulation
Dieses Problem wird voraussichtlich in einer zukünftigen Version der Intel® Quartus® Prime Software behoben.