Artikel-ID: 000080868 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 09.04.2019

Warum schlägt der Ethernet-10G-MAC-Intel® FPGA IP mit niedriger Latenz nach der IP-Generierung den MegaWistelligen Plug-In-Manager nicht um?

Umgebung

  • Intel® Quartus® Prime Standard Edition
  • Ethernet
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Kritisches Problem

    Beschreibung

    Aufgrund der IP-Umbenennung mit Intel® Quartus® Prime Software Version 18.0 und 18.1 kann die Low Latency Ethernet 10G MAC Intel® FPGA IP erfolgreich generiert werden, konnte aber nach der IP-Generation nicht erneut im MegaWi glossard Plug-In Manager GUI geöffnet werden.

    Lösung

    Ersetzen Sie den IP-Namen "Low Latency Ethernet 10G MAC" durch "Low Latency Ethernet 10G MAC Intel FPGA IP" für die Versionen v18.0 und v18.1 in der alt_em10g32_wizard.lst-Datei, die sich auf diesem Pfad befindet:

    \ip\altera\ethernet\alt_em10g32\MAC\alt_em10g32_wizard.lst

    Beispiel:

    Ethernet mit geringer Latenz (10 G MAC v18.0) – > Ethernet mit geringer Latenz, 10 G MAC Intel FPGA IP v18.0

    Ethernet mit geringer Latenz (10G MAC v18.1) – > Ethernet 10G MAC Intel FPGA IP v18.1 mit geringer Latenz

     

    Dieses Problem wird ab dem Intel® Quartus® Prime Std 19.1 behoben.

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 2 Produkte

    Stratix® V FPGAs
    Arria® V FPGAs und SoC FPGAs

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.