Artikel-ID: 000080860 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 22.10.2019

Warum aktiviert das 25G-Ethernet-Intel® FPGA IP-Core-Design-Beispiel mit der IEEE 1588v2-Funktion den Stopp in Xcelium* und NCSim* Simulatoren?

Umgebung

    Intel® Quartus® Prime Pro Edition
    25G Ethernet Intel® FPGA IP
BUILT IN - ARTICLE INTRO SECOND COMPONENT

Kritisches Problem

Beschreibung

Aufgrund eines Problems in der Intel® Quartus® Prime Pro Edition Software Version 19.2 sehen Sie möglicherweise das 25G-Ethernet-Intel® FPGA IP-Core-Designbeispiel mit IEEE 1588v2 Funktion aktiviertem Stopp in Xcelium* und NCSim* Simulatoren.

Lösung

Um dieses Problem bei der Verwendung Intel® Quartus® Prime Pro Edition v19.2 Software zu beheben, verwenden Sie andere im Beispieldesign verfügbare Simulatoren, wie Mentor* ModelSIM* oder Synopsys* VCS*-Simulatoren.

Dieses Problem wird ab Intel® Quartus® Prime Pro Edition v20.3 Software behoben.

Zugehörige Produkte

Dieser Artikel bezieht sich auf 2 Produkte

Intel® Arria® 10 FPGAs und SoC FPGAs
Intel® Stratix® 10 FPGAs und SoC FPGAs

1

Benötigen Sie weitere Hilfe?

Support kontaktieren

Disclaimer/Rechtliche Hinweise

1

Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte es Widersprüche zwischen der englischsprachigen Version dieser Seite und der Übersetzung geben, gilt die englische Version. Englische Version dieser Seite anzeigen.