Artikel-ID: 000080859 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 17.07.2019

Riviera* Simulationsfehler der Intel® Stratix® 10 FPGA Avalon® Memory Mapped Interface für PCI Express* Lösungen

Umgebung

  • Intel® Quartus® Prime Pro Edition
  • Avalon-ST Intel® Stratix® 10 Hard IP für PCI Express*
  • Avalon-MM Intel® Stratix® 10 Hard IP+ für PCI Express*
  • Avalon-MM Intel® Stratix® 10 Hard IP für PCI Express*
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Kritisches Problem

    Beschreibung

    Aufgrund eines Problems mit dem ALDEC* Riviera* Simulationstool wird bei der Simulation der Intel® Stratix® 10 FPGA Avalon® Memory Mapped Interface für PCI Express* IP der folgende oder ein ähnlicher Fehler angezeigt.

    SLPENFORCE: Schwerwiegender Fehler: AdvancedDcslOptimization.cpp (572): Interner schwerwiegender Fehler

    Lösung

    Bei Verwendung des Simulationstools ALDEC* Riviera* steht kein Problemumgehungstool zur Verfügung. Dieses Problem tritt bei anderen unterstützten Simulatoren nicht auf.

    Dieses Problem wurde an ALDEC* gemeldet. Ein Fix ist für eine zukünftige Version des Simulationstools ALDEC* Riviera* geplant.

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 5 Produkte

    เอฟพีจีเอ Intel® Stratix® 10 MX
    เอฟพีจีเอ Intel® Stratix® 10 TX
    Intel® Stratix® 10 FPGAs und SoC FPGAs
    เอฟพีจีเอ Intel® Stratix® 10 GX
    Intel® Stratix® 10 GT SoC-FPGA

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.