Kritisches Problem
Aufgrund eines Problems in der Intel® Quartus® Prime Pro Edition Software Version 18.1 und früher, Simulation des Design-Beispiels für die Low Latency 100G Ethernet Intel® Stratix® 10 FPGA IP-Kern-Variante mit der Option "RS-FEC aktivieren" oder
Die ausgewählten Optionen "Enable Dynamic RS-FEC" schlagen in NCSim oder Xcelium fehl. Dieser Fehler hat in der Regel die Form:
*F,NOSNAP: Snapshot 'basic_avl_tb_top' existiert nicht in den Bibliotheken.
Um dieses Problem zu umgehen, wählen Sie im Parametereditor der IP weder die Optionen Enable RS-FEC noch Enable Dynamic RS-FEC (Dynamische RS-FEC aktivieren) oder Enable Dynamic RS-FEC (Dynamisches RS-FEC aktivieren) aus, wenn Sie das Designbeispiel für die Simulation in NCSim oder Xcelium generieren.