Artikel-ID: 000080840 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 23.05.2019

Warum kann ich keine 2- oder 3-Kanal-E-Tile Hard IP für Ethernet Intel® Stratix® 10 FPGA IP generieren, wenn "1 bis 4 10GE/25GE mit optionalem RSFEC" oder "100GE oder 1 bis 4 10GE/25GE mit optionalem RSFEC und 1588 PTP" Kernvarianten ausgew...

Umgebung

  • Intel® Quartus® Prime Pro Edition
  • E-tile Hard IP für Ethernet Intel® FPGA IP
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Kritisches Problem

    Beschreibung

    Aufgrund eines Problems in der Intel® Quartus® Prime Software Version 19.1, die Anzahl der Kanäle, die bei Verwendung der E-Tile Hard IP for Ethernet Intel® Stratix® 10 FPGA IP erstellt werden dürfen, wenn "1 bis 4 10GE/25GE mit optionalem RSFEC" oder "100GE oder 1 bis 4 10GE/25GE mit optionalem RSFEC und 1588 PTP" Core Variante ausgewählt sind und "Enable AN/LT" aktiviert ist, ist fälschlicherweise auf nur 1- oder 4-Kanal-Konfigurationen beschränkt.

    Lösung

    Dieses Problem wurde ab version 19.2 der Intel® Quartus® Prime Software behoben.

    Bis zu (4) Kanäle sind dann für diese Konfigurationen der IP zulässig, wenn "Enable AN/LT" ausgewählt wurde.

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 3 Produkte

    Intel® Agilex™ 7 FPGAs und SoC-FPGAs der F-Reihe
    เอฟพีจีเอ Intel® Stratix® 10 MX
    เอฟพีจีเอ Intel® Stratix® 10 TX

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.