Artikel-ID: 000080832 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 19.06.2019

Warum tx_out die Intel® Arria® 10 Hard IP für PCI* Express-Signal periodisch auf eine hohe Impedanz in der Simulation bei LTSSM = Wiederherstellungsgeschwindigkeitszustand übergehen?

Umgebung

  • Intel® Quartus® II Anmeldungs-Edition
  • Intel® Arria® 10 Cyclone® 10 Hard IP für PCI Express*
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Kritisches Problem

    Beschreibung

    Wenn sich der LTSSM im Zustand der Wiederherstellungsgeschwindigkeit befindet, sendet die Intel® Arria® 10 Hard IP für PCI* Express EIOS (Electrical Idle Ordered Sets) aus, bevor sie in den elektrischen Leerlauf übergehen. Dieses Verhalten wird in der Simulation durch tx_out Signal dargestellt, das periodisch in eine hohe Impedanz übergehen kann.  Wenn ein für die Simulation verwendetes Bus-Funktionalitätsmodell (BFM) eines Drittanbieters die hohe Impedanz als unbekannte Symbole interpretiert, wird dies dazu führen, dass die Bitsequenz beschädigt wird und LTSSM zwischen Wiederherstellungsgeschwindigkeit und Wiederherstellungssperre wechselt.

    Lösung

    Simulationen mit Intel® BFM und Avery* BFM sind von diesem Verhalten nicht betroffen.

    Wenn Sie BFM eines Drittanbieters für die Simulation verwenden, stellen Sie bitte sicher, dass tx_out Übergang zu hoher Impedanz nicht als unbekanntes Symbol interpretiert wird.

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 1 Produkte

    Intel® Arria® 10 FPGAs und SoC FPGAs

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.