Artikel-ID: 000080826 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 20.03.2019

Warum fehlt beim dynamisch generierten Beispieldesign der Avalon®-MM-Intel® Stratix® 10 Hard IP für PCI* Express-IP int_req_i als Eingabestift?

Umgebung

  • Intel® Quartus® Prime Pro Edition
  • Avalon-MM Intel® Stratix® 10 Hard IP für PCI Express*
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Beschreibung

    Aufgrund eines Problems mit der Intel® Quartus® Prime Pro Version 18.0 und 18.1 generiert das Intel® Stratix® 10 Avalon®-MM PCI Express* Hard-IP-Beispieldesign RTL mit int_req_i auf 0 anstelle von Eingabestift in der Top-Level-Datei, pcie_example_design_DUT.v

    int_req_i ist ein Legacy-Interrupt-Eingabestift, der verfügbar ist, wenn "Enable MSI/MSI-X condnutzeroberflächen" ausgewählt ist.

    Dieses Problem besteht nur, wenn Avalon®-MM-Adressbreite auf 64 Bit eingestellt ist.

    Lösung

    Um dieses Problem in der Quartus® Prime Pro Version 18.0 und 18.1 zu beheben, führen Sie die folgenden Schritte aus:

    Machen Sie die folgenden Änderungen an der Datei der obersten Ebene, pcie_example_design_DUT.v

    Eingabe
    wire intx_req_i, bitte als Eingabeport angeben

    dut (

    .intx_req_i (intx_req_i) 1'b0 durch ersetzen
    intx_req_i

    );

    Dieses Problem wird voraussichtlich in einer zukünftigen Version der Quartus® Prime Pro Version 19.1 behoben.

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 3 Produkte

    Intel® programmierbare Geräte
    เอฟพีจีเอ Intel® Stratix® 10 GX
    เอฟพีจีเอ Intel® Stratix® 10 MX

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.