Artikel-ID: 000080820 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 03.01.2017

Warum tritt die im Gen3-Modus konfigurierte Stratix 10 Hard IP für PCI Express mehrmals in den Wiederherstellungszustand ein, wenn die Geschwindigkeit auf Gen3 geändert wird?

Umgebung

  • Intel® Quartus® Prime Pro Edition
  • PCI Express*
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Kritisches Problem

    Beschreibung

    Die Stratix® 10 L-Tile Hard IP für PCI-Express-Kern®, der im Gen3-Modus konfiguriert ist, kann mehrere Wiederherstellungszyklen durchlaufen, wenn die Geschwindigkeit auf Gen3 geändert wird.  Nach wenigen Wiederherstellungszyklen stabilisieren sich die Verbindung im L0-Zustand.  Die anfängliche Verbindung bis zur Gen3 ist nicht betroffen. Die Wiederherstellungszyklen treten nur in nachfolgenden Geschwindigkeitsänderungen nach dem ersten Link-Training zu Gen3 auf.

    Lösung

    Dieses Problem wurde in L-Tile nicht behoben.

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 1 Produkte

    Intel® Stratix® 10 FPGAs und SoC FPGAs

    Benötigen Sie weitere Hilfe?

    Support kontaktieren

    Disclaimer/Rechtliche Hinweise

    1

    Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.