Beschreibung
Aufgrund eines Problems mit der Quartus® Prime Pro Edition Software Version 18.0 Update 1 kann diese Fehlermeldung in einem Design angezeigt werden, das eine GPIO Intel® FPGA IP-Instanz enthält. Dieses Problem tritt auf, wenn das Taktsignal für die IP mit einer Taktquelle verbunden ist, die von einem Modul generiert wird, das als Netzlistendatenbank definiert ist.
Das Problem tritt auf, weil die Software nicht in der Lage ist, den Ursprung der Quelluhr zu überprüfen, wenn sie von einer importierten Netzliste auf der Root-Partition des Designs stammt.
Lösung
Um dieses Problem zu umgehen, erstellen Sie eine Designpartition für die importierte Netzlistendatenbank, um die Legalitätsprüfung für die GPIO-IP-Instanzen zu bestehen.