Artikel-ID: 000080814 Inhaltstyp: Fehlermeldungen Letzte Überprüfung: 19.12.2018

Fehler(20263): Die Platzierung konnte keine rechtliche Lösung für XXXX LABs, X M20Ks und X DSPs an den Stellen von (X, X) bis (XXX, XXX) finden.

Umgebung

  • Intel® Quartus® Prime Pro Edition
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Beschreibung

    Dieser Fehler kann in der Intel® Quartus® Prime Pro Edition Version 18.1 beim Kompilieren für die Intel® Stratix® 10 Geräte mit einer hohen Auslastung oder einer großen Anzahl von Logiksperrbereichen angezeigt werden.

    Lösung

    Die folgende Auslegung kann dazu beitragen, das Design zu platzieren:

    set_global_assignment -Name GLOBAL_PLACEMENT_EFFORT "OPTIMIZE FOR HIGH UTILIZATION" (OPTIMIERUNG FÜR HOHE AUSLASTUNG)

    Diese Zuordnung ist automatisch in der Intel® Quartus® Prime Pro Edition Version 18.1 Update 1 und neuer enthalten.

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 1 Produkte

    Intel® Stratix® 10 FPGAs and SoC FPGAs

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.