Aufgrund eines Problems in der Intel® Quartus® Prime Standard Edition Softwareversion 18.0 und früher ermöglicht der RAM: 1-PORT-IP die Angabe der Speicherinitialisierungsdatei während der IP-Generation. Dies wird für Max® II und Max® V CPLDs nicht unterstützt. Diese Warnmeldung wird während der Synthese angezeigt, wenn Sie die Speicherinitialisierungsdatei auf einen RAM angegeben haben: 1-PORT-IP. Sie werden auch ein anderes Simulationsergebnis für RTL vs. Gate Level Simulation sehen, bei dem RTL-Simulation falsch ist.
Um dieses Problem zu umgehen, wählen Sie "Nein, lassen Sie es leer" in der Registerkarte Mem Init
Dieses Problem wurde ab der Intel Quartus Prime Standard Edition Softwareversion 18.1 behoben.