Aufgrund eines Problems in der Intel® Quartus® Prime Pro Edition Software Version 17.1 und früher wird in der Simulation zum Lesen beim Schreiben in einen Intel® Stratix® 10 FPGA Ein-Port-RAM mit den folgenden Parametereinstellungen ein falsches Verhalten angezeigt:
altera_syncram_component.intended_device_family = "Stratix 10"
altera_syncram_component.operation_mode = "SINGLE_PORT"
altera_syncram_component.read_during_write_mode_port_a = "OLD_DATA"
altera_syncram_component.ram_block_type = "M20K"
Dies ist nur ein Simulationsproblem, das Sie in der Hardware nicht sehen werden.
Um dieses Problem zu umgehen, führen Sie die Nachsynthese- oder Post-Fit-Netlist-Simulation statt der funktionalen Simulation aus.
Dieses Problem wird ab der Intel® Quartus® Prime Pro Edition Software Version 18.1.1 behoben.