Artikel-ID: 000080801 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 30.04.2018

Warum ist es dem Intel® Stratix® 10 Single-Port-RAM-Show egal, ob es ihnen um den Wert anstelle von alten Daten beim Lesen während des Schreibens geht?

Umgebung

  • Intel® Quartus® Prime Pro Edition
  • RAM 1-PORT Intel® FPGA IP
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Beschreibung

    Aufgrund eines Problems in der Intel® Quartus® Prime Pro Edition Software Version 17.1 und früher wird in der Simulation zum Lesen beim Schreiben in einen Intel® Stratix® 10 FPGA Ein-Port-RAM mit den folgenden Parametereinstellungen ein falsches Verhalten angezeigt:

    altera_syncram_component.intended_device_family = "Stratix 10"

    altera_syncram_component.operation_mode = "SINGLE_PORT"

    altera_syncram_component.read_during_write_mode_port_a = "OLD_DATA"

    altera_syncram_component.ram_block_type = "M20K"

     

    Dies ist nur ein Simulationsproblem, das Sie in der Hardware nicht sehen werden.

    Lösung

    Um dieses Problem zu umgehen, führen Sie die Nachsynthese- oder Post-Fit-Netlist-Simulation statt der funktionalen Simulation aus.

    Dieses Problem wird ab der Intel® Quartus® Prime Pro Edition Software Version 18.1.1 behoben.

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 1 Produkte

    Intel® Stratix® 10 FPGAs und SoC FPGAs

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.