In der Intel® Quartus® Prime Pro Edition Softwareversion 18.0 Update 1 wird diese Fehlermeldung möglicherweise beim Erstellen eines Intel Stratix® 10-Designs mit kaskadierten PLLs angezeigt. Diese Fehlermeldung ist neu in Version 18.0 Update 1 und ist das Ergebnis einer neuen Rechtlichen Überprüfung, um zu verhindern, dass Nachbildungs-PLLs kalibriert werden, wenn die Upstream-PLL-Kalibrierung fehlgeschlagen ist.
Fehler (20181) Die permit_cal-Eingabe von IOPLL ist nicht korrekt angeschlossen. Der permit_cal Port des Upstream IOPLL sollte mit dem IOPLL IP Parameter Editor exportiert und mit der gesperrten Ausgabe von Upstream IOPLL
Um diesen Fehler zu vermeiden, stellen Sie sicher, dass der "permit_cal" Eingabeport von Upstream PLL durch Core Clock Network Cascading (erstellen eines permit_cal Eingangssignals) in der Parameter Editor GUI für das PLL angezeigt wird und dieser Port mit dem gesperrten Port der upstream PLL verbunden ist.