Artikel-ID: 000080789 Inhaltstyp: Fehlermeldungen Letzte Überprüfung: 27.09.2018

Warnung (13228): Verilog HDL- oder VHDL-Warnung bei altera_merlin_width_adapter.sv(647): Verriegelung für Netto-byteen_array abgeleitet[0][3]  

Umgebung

  • Intel® Quartus® Prime Standard Edition
  • Generische Komponente
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Beschreibung

    In der Quartus® Prime Standard Edition Software Version 17.1 Update 2 und früher kann eine ähnliche Warnmeldung angezeigt werden, wenn Sie ein Design kompilieren, das ein Platform Designer-System (.qsys) enthält.

    Lösung

    Diese Warnmeldung kann ignoriert werden, es werden keine physischen Latches in die Kompilierungsergebnisse einbezogen.

    Diese Warnung wird in einer zukünftigen Version der Quartus® Prime Standard Edition Software entfernt.

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 1 Produkte

    Intel® programmierbare Geräte

    Benötigen Sie weitere Hilfe?

    Support kontaktieren

    Disclaimer/Rechtliche Hinweise

    1

    Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.