Aufgrund eines Problems in der Intel® Quartus® Prime Pro Edition Software können Zugriffe auf Transceiver-Neukonfigurationsregister ausfallen, wenn die Neukonfigurationsschnittstelle mit einem anderen Avalon-MM-Master im Platform Designer verbunden wird. Die standardmäßige Leselatenz der Schnittstelle ist fälschlicherweise auf "0" eingestellt, was nicht mit dem Verhalten der Transceiver-Neukonfigurationsschnittstelle übereinstimmt.
Dieses Problem besteht bei mehreren Transceiver-bezogenen IPs, z. B. Transceiver Native PHY Intel Arria® 10/Cyclone® 10 FPGA IP, Intel Arria 10/Cyclone 10 Hard IP für PCI Express, Intel Stratix 10 E-Tile Transceiver native PHY, L-Tile/H-Tile Transceiver Native PHY, Intel L-/H-Tile Avalon Streaming für PCI Express.
Um dieses Problem zu umgehen, ändern Sie die Leselatenz der Neukonfigurationsschnittstelle manuell auf "1".