Artikel-ID: 000080779 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 16.11.2020

Warum ist die generierte Taktfrequenz nicht korrekt, wenn es mehrere Intel® P-Tile Avalon® Streaming für PCI Express-Instanzen gibt?

Umgebung

    Intel® Quartus® Prime Pro Edition
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Beschreibung

Aufgrund eines Problems in der Intel® Quartus® Prime Pro Edition Software Version 20.3 werden PCIe-Takte möglicherweise nicht korrekt generiert, wenn mehrere Intel P-Tile Avalon® für PCI Express-Instanzen mit unterschiedlichen Konfigurationen gestreamt werden. Dieses Problem tritt bei Designs auf, die auf Intel Agilex® Geräte (P-Tile) ausgerichtet sind. Die IP-generierte SDC-Datei enthält Wildcards zum Abgleichen des Taktweges, was dazu führt, dass nur die erste SDC-Datei von PCIe IP korrekt gelesen wird.

Lösung

Um das Problem zu beheben, verwenden Sie die angeschlossene SDC-Datei, um die in <IP-Instanz>/intel_pcie_ptile_ast_310/intel_ptile_pcie.sdc generierte Datei zu ersetzen.

intel_ptile_pcie.sdc

Das Problem wurde in der Intel® Quartus® Prime Pro Edition Software Version 20.4 behoben.

Zugehörige Produkte

Dieser Artikel bezieht sich auf 1 Produkte

Intel® Agilex™ FPGAs und SoC FPGAs der F-Reihe

1

Benötigen Sie weitere Hilfe?

Support kontaktieren

Disclaimer/Rechtliche Hinweise

1

Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.