Aufgrund eines Problems in der Intel® Quartus® Prime Pro Edition Softwareversion 20.1 können Sie feststellen, dass der Timing Analyzer aufhängt oder erheblich verlangsamt, wenn das Design mehr als 500 Takte enthält.
Um dieses Problem zu umgehen, führen Sie eine der folgenden Aktionen durch:
- Verwenden Sie den standardmäßigen Timing-Analyse-Fluss anstelle einer interaktiven TIMING-Analyzer-GUI-Sitzung.
- Um zu verhindern, dass sich die Timing Analyzer GUI nach einer vollständigen Kompilierung in der Haupt-GUI automatisch öffnet, führen Sie einen der folgenden Schritte durch:
- Deaktivieren Sie in Settings->Timing Analyzer "Enable Interactive Timing Analyzer after compilation" (Interaktiven Timing-Analyzer nach der Kompilierung aktivieren)
- Fügen Sie in der *.qsf-Datei des Projekts folgende Zuweisung hinzu: set_global_assignment -name FLOW_ENABLE_INTERACTIVE_TIMING_ANALYZER AUS
- Verhindern, dass die Timing Analyzer GUI als Reaktion auf eine neue Taktfrequenz aktualisiert wird. Dies bedeutet, dass in Dialogen mit einer Dropdown-Liste von Takten (wie z. B. Report Timing) die Liste leer ist.
- Verhindern, dass die Timing Analyzer GUI SDC-Dateien automatisch liest, indem Sie einen der folgenden Schritte ausführen:
- Deaktivieren Sie in Settings->Timing Analyzer "Constraints automatisch lesen und die timing netlist aktualisieren, wenn das Projekt geöffnet wird"
- Fügen Sie in der *.qsf-Datei des Projekts folgende Zuweisung hinzu: set_global_assignment -name STA_AUTO_UPDATE_TIMING_NETLIST AUS
– Öffnen Sie die GUI des Timing Analyzer und öffnen Sie die Tcl-Konsole (View->Tcl Console, oder drücken Sie Alt 2). Fügen Sie darin folgende Zeilen ein:
benennen Sie tawq_register_clock tawq_register_clock_orig um
proc tawq_register_clock {args} {}
Dieses Problem wird ab der Intel® Quartus® Prime Pro Edition SoftwareVersion 20.3 behoben.