Artikel-ID: 000080771 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 07.10.2020

Warum meldet das System PCIe* Completion Time out-Fehler auf einem Link, der die Intel® Stratix® 10 Hard IP für PCI Express in Intel® Stratix® 10 L und H-Tile Devices verwendet?

Umgebung

  • Intel® Quartus® Prime Pro Edition
  • Avalon-MM Intel® Stratix® 10 Hard IP für PCI Express*
  • Avalon-ST Intel® Stratix® 10 Hard IP für PCI Express*
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Beschreibung

    Aufgrund eines Problems in der Intel® Quartus® Prime Pro Edition SoftwareVersion 20.2 können In der Intel® Stratix® 10 L und H-Tile-Geräten Fehler bei der Fertigstellungszeit auf einem PCIe-Link angezeigt werden, der die Intel® Stratix® 10 Hard IP für PCI Express verwendet.

    Lösung

    In Version 20.2 der Intel® Quartus® Prime Pro Edition Software besteht keine Problemumgehung.

    Dieses Problem wurde in der Intel® Quartus® Prime Pro Edition Softwareversion 20.3 oder neuer behoben.

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 1 Produkte

    Intel® Stratix® 10 FPGAs und SoC FPGAs

    Benötigen Sie weitere Hilfe?

    Support kontaktieren

    Disclaimer/Rechtliche Hinweise

    1

    Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.