Beschreibung
Der Modelsim 5.8 SE Simulator stürzt ab und wird verloren, wenn Sie ein Verilog HDL-Design laden, das einen generate Block enthält, der sich auf einen Designnamen (wie den Port eines Moduls) bezieht, der nicht als wire Typ erklärt wird.
Erstellen Sie als "Work-around" ein neues Kabel und weisen Sie das Kabel dem Designnamen zu. Beziehen Sie sich im generate Block auf dieses Kabel.
Dieses Problem wurde in Version 6.0 des Modelsim Simulator behoben.