Artikel-ID: 000080744 Inhaltstyp: Produktinformationen und Dokumente Letzte Überprüfung: 07.10.2015

Wie viele ausstehende Leseanfragen können Stratix V Hard IP for PCI Express mit Avalon-MM Interface (Bridge)-Handle?

Umgebung

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Beschreibung Stratix® V Hard IP für PCI Express® mit Avalon-MM-Schnittstelle (Bridge) unterstützt bis zu 8 herausragende Lesevorgänge von der Avalon-MM-Schnittstelle. Nachdem 8 Leseinformationen von der Bridge akzeptiert wurden und bevor die Fertigstellungsdaten zurückgegeben wurden, wird das TxsWaitRequest-Signal bestätigt, um zusätzliche Lesezeichen zu blockieren. Zusätzliche Lese-Informationen können von der Bridge erst akzeptiert werden, nachdem die vorherigen Leseversionen abgeschlossen wurden.

Zugehörige Produkte

Dieser Artikel bezieht sich auf 4 Produkte

Stratix® V FPGAs
เอฟพีจีเอ Stratix® V GT
เอฟพีจีเอ Stratix® V GS
เอฟพีจีเอ Stratix® V GX

Benötigen Sie weitere Hilfe?

Support kontaktieren

Disclaimer/Rechtliche Hinweise

1

Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.