Artikel-ID: 000080722 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 17.10.2011

Es können keine PLLs platziert werden, und Fehler treten auf, wenn der Pufferbetriebsmodus "Null Verzögerung" für Stratix V verwendet wird.

Umgebung

  • Intel® Quartus® II Anmeldungs-Edition
  • PLL
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Kritisches Problem

    Beschreibung

    Wenn Sie den Modus "Zero Delay Buffer" (Puffer ohne Verzögerung) verwenden, wird der "Schloss" PLLs können nicht platziert werden und generiert Nachrichten, die folgenden ähnlich sind:

    Error: Could not place pin .

    Lösung

    Platzieren Sie den externen Clock-Ausgabeknoten manuell an einer Stelle Zuordnung. Der Standort hängt von der PLL-Position und dem Ziel ab Gerät.

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 1 Produkte

    Stratix® V FPGAs

    Benötigen Sie weitere Hilfe?

    Support kontaktieren

    Disclaimer/Rechtliche Hinweise

    1

    Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.