Artikel-ID: 000080712 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 08.09.2014

Unter welchen Bedingungen kann die deterministische Latenz-PHY bei der Implementierung des OBSAI-Protokolls in Arria® V GZ und Stratix® V-Geräten rx_syncstatus nicht erreichen?

Umgebung

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Beschreibung

Bei der Implementierung des OBSAI-Protokolls unter Verwendung der deterministischen Latenz-PHY in Arria® V GZ und Stratix® V-Geräten können Sie rx_syncstatus nicht erreichen, wenn IDLE-, IDLE_ACK - und IDLE_REQ Muster während des Link-up-Prozesses gesendet werden. Sie können die Synchronisierung erreichen, indem Sie rx_patternalign erneut übertragen oder rx_digitalreset geltend machen.

Dies gilt für die deterministische Latenz-PHY mit der folgenden Konfiguration:

  • Datenrate: 6,144 Gbit/s oder 3,072 Gbit/s
  • PMA-PCS Datenbreite: 20 Bit
Lösung

Um dieses Problem zu umgehen, führen Sie die folgenden Schritte durch:

Für Quartus® II Softwareversionen vor Release 14.0:

  1. Erstellen Sie eine Intel Vorverkaufsunterstützung, um einen Software-Patch zu erhalten (Patch0.87).
  2. Fügen Sie nach der Installation des Patches der Quartus II Settings File (.qsf) die folgende Zuweisung hinzu.
    set_global_assignment -name VERILOG_MACRO "SV_XCVR_CUSTOM_NATIVE_ASSERT_SYNC_STATUS_IMM=\"assert_sync_status_imm\"
  3. Regenerieren Sie die deterministische Latenz-PHY-IP.
  4. Ihr Design neu kompilieren .

Für Quartus II Softwareversionen 14.0 und neuer:

  1. Fügen Sie der .qsf-Datei die folgende Zuweisung hinzu.
    set_global_assignment -name VERILOG_MACRO "SV_XCVR_CUSTOM_NATIVE_ASSERT_SYNC_STATUS_IMM=\"assert_sync_status_imm\".
  2. Regenerieren Sie die deterministische Latenz-PHY-IP.
  3. Ihr Design neu kompilieren .
  4. Wenn Sie sowohl die CPRI- als auch die OBSAI-Protokolle in einem einzigen Gerät implementieren, öffnen Sie eine Intel PreSales-Unterstützung, um weitere Unterstützung zu erhalten

Zugehörige Produkte

Dieser Artikel bezieht sich auf 4 Produkte

เอฟพีจีเอ Arria® V GZ
เอฟพีจีเอ Stratix® V GS
เอฟพีจีเอ Stratix® V GT
เอฟพีจีเอ Stratix® V GX

Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.