Bei der Implementierung des OBSAI-Protokolls unter Verwendung der deterministischen Latenz-PHY in Arria® V GZ und Stratix® V-Geräten können Sie rx_syncstatus nicht erreichen, wenn IDLE-, IDLE_ACK - und IDLE_REQ Muster während des Link-up-Prozesses gesendet werden. Sie können die Synchronisierung erreichen, indem Sie rx_patternalign erneut übertragen oder rx_digitalreset geltend machen.
Dies gilt für die deterministische Latenz-PHY mit der folgenden Konfiguration:
- Datenrate: 6,144 Gbit/s oder 3,072 Gbit/s
- PMA-PCS Datenbreite: 20 Bit
Um dieses Problem zu umgehen, führen Sie die folgenden Schritte durch:
Für Quartus® II Softwareversionen vor Release 14.0:
- Erstellen Sie eine Intel Vorverkaufsunterstützung, um einen Software-Patch zu erhalten (Patch0.87).
- Fügen Sie nach der Installation des Patches der Quartus II Settings File (.qsf) die folgende Zuweisung hinzu.
set_global_assignment -name VERILOG_MACRO "SV_XCVR_CUSTOM_NATIVE_ASSERT_SYNC_STATUS_IMM=\"assert_sync_status_imm\" - Regenerieren Sie die deterministische Latenz-PHY-IP.
- Ihr Design neu kompilieren .
Für Quartus II Softwareversionen 14.0 und neuer:
- Fügen Sie der .qsf-Datei die folgende Zuweisung hinzu.
set_global_assignment -name VERILOG_MACRO "SV_XCVR_CUSTOM_NATIVE_ASSERT_SYNC_STATUS_IMM=\"assert_sync_status_imm\". - Regenerieren Sie die deterministische Latenz-PHY-IP.
- Ihr Design neu kompilieren .
- Wenn Sie sowohl die CPRI- als auch die OBSAI-Protokolle in einem einzigen Gerät implementieren, öffnen Sie eine Intel PreSales-Unterstützung, um weitere Unterstützung zu erhalten