Artikel-ID: 000080696 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 12.09.2012

Warum können SDI TX und SD-SDI TX mit drei Raten nicht in Stratix II Geräte in das gleiche Quad passen?

Umgebung

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Beschreibung

Möglicherweise erhalten Sie den folgenden Fehler, wenn der Dreifachraten-SDI-TX und SD-SDI-Tx in das gleiche Quad passt.

Fehler (164061): Kann GXB Central Control Unit "SDI_Instance:inst3|sdi_megacore_top:sdi_megacore_top_inst|sdi_txrx_port:sdi_txrx_port_gen[0].u_txrx_port|rc_gxb_tx:gen_tx_alt2gxb.u_gxb|alt2gxb:alt2gxb_component|channel_quad[0].cent_unit" aufgrund der Beschränkungen nicht im Zielgerät platzieren

Der Prüfer meldet einen Fehler, da die logische PLL-Nummer für beide Instanz-PLLs gleich ist, und dies geschieht, wenn DPTERNETVERBINDUNG aktiviert ist. Die SD-SDI-Instanz verfügt jedoch über pll cascading enable. Die Eingabe dieses Pll muss durch PLL von Dreifachraten-SDI gespeist werden.

Lösung Erstellen Sie bitte eine quartus.ini-Datei in Ihrem Projektverzeichnis und fügen Sie die folgende Einstellung hinzu. farm_s2gx_dprio_bypass_pll_number_check=ein

Zugehörige Produkte

Dieser Artikel bezieht sich auf 1 Produkte

Stratix® II FPGAs

Benötigen Sie weitere Hilfe?

Support kontaktieren

Disclaimer/Rechtliche Hinweise

1

Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.