Fehler (18694): Der Referenz-Takt auf PLL "qsys_top_0|a10_tse_mac_pcs|a10_tse_mac_pcs|i_lvdsio_rx_0|core|arch_inst|internal_pll.pll_inst|altera_lvds_core20_iopll", der eine Altera LVDS SERDES IP-Instanz speist, wird nicht von einem dedizier...

Aufgrund eines Problems in der Intel® Quartus® Prime Pro Edition Version 18.1 Software ab und ab Intel® Quartus® Prime Standard Edition Version 19.1 Software wird dem Benutzer der folgende Intel® Quartus® Projektdesign-Kompilierungsfehler angezeigt, wenn das Single-Port-Triple-Speed-Ethernet und integrierte PHY Chip Referenzdesign von AN647 verwendet werden.

Der Fehler ist darauf zurückzuführen, dass der LVDS-Referenztakt durch die unten im Referenzdesign gezeigte QSF-Zuweisung manuell auf den globalen Takt beworben wird.

 set_instance_assignment -name GLOBAL_SIGNAL GLOBAL_CLOCK -to-ref_clk

Fehler (18694): Der Referenz-Takt auf PLL "qsys_top_0|a10_tse_mac_pcs|a10_tse_mac_pcs|i_lvdsio_rx_0|core|arch_inst|internal_pll.pll_inst|altera_lvds_core20_iopll", der eine Altera LVDS SERDES IP-Instanz speist, wird nicht von einem dedizierten Referenz-Taktstift von derselben Bank angetrieben. Verwenden Sie einen dedizierten Referenz-Taktstift, um zu gewährleisten, dass die LVDS SERDES IP max-Datenratenspezifikation erfüllt wird.

Um dieses Problem zu umgehen, deaktivieren Sie die Werbung für LVDS-Sperrschicht manuell über die unten gezeigte QSF-Zuweisung.

set_instance_assignment -Name GLOBAL_SIGNAL AUS auf ref_clk