Aufgrund eines Problems mit der 1G/10GbE und 10GBASE-KR PHY Intel® Arria® 10 FPGA IP in Intel® Quartus® Prime Software Version 19.1 und früher wird ein IP-Reset möglicherweise dazu führen, dass der Link während der Phase der automatischen Absprache stecken bleibt. Dies liegt daran, dass es einen Schiedsdesign-Fehler in der Rekonfigurationsschnittstellenlogik innerhalb der 10GBASE-KR IP gibt, der während des Link-Trainingsprozesses einen falschen Register-Lese-Modify-Write-Vorgang verursacht. Das falsche Registerverhalten zusammen mit der PMA-Kanal-Neukalibrierung bringt den Senderkanal in die Betriebsstufe, wodurch die Verbindung im AN-Zustand feststeckt.
Dieses Problem wird voraussichtlich in einer zukünftigen Version der Intel® Quartus® Prime Software behoben.