Artikel-ID: 000080671 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 09.05.2019

Warum fehlt im letzten Ausgabe-Frame des FFT IP Core EOP?

Umgebung

  • Intel® Quartus® Prime Pro Edition
  • FFT Intel® FPGA IP
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Beschreibung

    Aufgrund eines Problems mit dem FFT-IP-Core in der Quartus® Prime Standard-Softwareversion 18.1 kann es vorkommen, dass im letzten Ausgabe-Frame des FFT-IP-Kerns EOP fehlt, wenn sowohl die Eingabereihenfolge als auch die Ausgabereihenfolge auf "Natürlich" konfiguriert sind und zwischen den Eingabe-Frames Intervalle mit sink_valid = 0 vorhanden sind.

    Lösung

    Konfigurieren Sie die Ausgabereihenfolge in FFT IP so, dass sie numerisch umgekehrt ist.

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 11 Produkte

    Cyclone® IV FPGAs
    Stratix® V FPGAs
    Intel® Stratix® 10 FPGAs und SoC FPGAs
    Cyclone® V FPGAs und SoC FPGAs
    Intel® Cyclone® 10 FPGAs
    Intel® Arria® 10 FPGAs und SoC FPGAs
    Arria® V FPGAs und SoC FPGAs
    Stratix® IV FPGAs
    เอฟพีจีเอ Arria® II GX
    เอฟพีจีเอ Arria® II GZ
    Intel® MAX® 10 FPGAs

    Benötigen Sie weitere Hilfe?

    Support kontaktieren

    Disclaimer/Rechtliche Hinweise

    1

    Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.