Artikel-ID: 000080666 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 19.06.2019

Was ist der Supportplan für die adaptive Synchronisierungsfunktion für den DisplayPort Intel® FPGA IP Kern?

Umgebung

    Intel® Quartus® Prime Pro Edition
    DisplayPort*
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Beschreibung

Nachfolgend finden Sie den Supportplan für die adaptive Synchronisierungsfunktion von Intel® Quartus® Prime Pro Edition Software und der Standard Edition Software.

  1. Für die DisplayPort-Quellenimplementierung lesen Sie die Dokumentation zum DisplayPort Intel® FPGA Benutzerhandbuch und die Tabelle "Video Input Feature Comparisons", um die adaptive Synchronisierungsfunktion zu aktivieren.
  2. Für die DisplayPort Sink-Implementierung lesen Sie die Tabelle "Design Example Variant" und das Intel® Stratix® 10 DisplayPort SST Parallel Loopback mit AdaptiveSync Support im DisplayPort Intel® Stratix® 10 FPGA IP-Design-Beispiel-Benutzerhandbuch, um die adaptive Synchronisierungsfunktion im DPCD-Register zu aktivieren.

 

 

 

Lösung

In der nachstehenden Tabelle finden Sie den Supportplan für den DisplayPort Intel® FPGA IP Kern für die adaptive Synchronisierung.

Zugehörige Produkte

Dieser Artikel bezieht sich auf 6 Produkte

เอฟพีจีเอ Intel® Cyclone® 10 GX
Cyclone® V FPGAs und SoC FPGAs
Intel® Arria® 10 FPGAs und SoC FPGAs
Arria® V FPGAs und SoC FPGAs
Stratix® V FPGAs
Intel® Stratix® 10 FPGAs und SoC FPGAs

1

Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte es Widersprüche zwischen der englischsprachigen Version dieser Seite und der Übersetzung geben, gilt die englische Version. Englische Version dieser Seite anzeigen.