Artikel-ID: 000080665 Inhaltstyp: Produktinformationen und Dokumente Letzte Überprüfung: 21.03.2019

Wie stelle ich den AIB-Takt (Advance Interface Bus) mit einem IOPLL oder einem nativen PHY im PLL-Modus für die E-tile Hard IP for Ethernet Stratix® 10 FPGA bereit?

Umgebung

  • Intel® Quartus® Prime Pro Edition
  • E-tile Hard IP für Ethernet Intel® FPGA IP
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Kritisches Problem

    Beschreibung

    Aufgrund einer Einschränkung in der aktuellen Version des E-Tile Hard IP for Ethernet Stratix® 10 FPGA IP kann eine externe Taktquelle nicht als Eingang zur Bereitstellung für den AIB-Takt verwendet werden.

    Lösung

    Diese Funktion soll zu einer zukünftigen Version der Quartus® Prime-Software hinzugefügt werden.

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 1 Produkte

    Intel® Stratix® 10 FPGAs und SoC FPGAs

    Benötigen Sie weitere Hilfe?

    Support kontaktieren

    Disclaimer/Rechtliche Hinweise

    1

    Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.