Artikel-ID: 000080664 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 16.03.2021

Warum stecken die out_valid und out_data der CIC-Intel® FPGA IP bei 0 fest, wenn der Parameter "Anzahl der Stadien" eine Leistung von 2 hat?

Umgebung

  • Intel® Quartus® Prime Standard Edition
  • Intel® Quartus® Prime Pro Edition
  • CIC Intel® FPGA IP
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Beschreibung

    Aufgrund eines Problems mit der CIC-Intel® FPGA IP in Intel® Quartus® Prime Version 18.1 Software können Sie das oben beschriebene Problem beobachten, wenn der Wert "Anzahl der Stadien" die Leistung 2 hat und der "Filtertyp" ein "Systemtyp" ist.

    Lösung

    Für dieses Problem gibt es keine Problemumgehung. Dieses Problem wird in einer zukünftigen Version der Intel® Quartus® Prime Software behoben.

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 10 Produkte

    Cyclone® IV FPGAs
    Stratix® V FPGAs
    Intel® Stratix® 10 FPGAs und SoC FPGAs
    Cyclone® V FPGAs und SoC FPGAs
    Intel® Cyclone® 10 FPGAs
    Intel® Arria® 10 FPGAs und SoC FPGAs
    Arria® V FPGAs und SoC FPGAs
    Stratix® IV FPGAs
    Arria® II FPGAs
    Intel® MAX® 10 FPGAs

    Benötigen Sie weitere Hilfe?

    Support kontaktieren

    Disclaimer/Rechtliche Hinweise

    1

    Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.