Artikel-ID: 000080662 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 11.07.2019

Warum generiert mein 40-Gbit/s-Ethernet-IP-Core mit niedriger Latenz 66-Byte-Flusssteuerungspakete, wenn der Flusssteuerungsmodus auf "Prioritätsbasierte Flusssteuerung" und die Anzahl der PFC-Warteschlangen auf "8" eingestellt ist?

Umgebung

  • Intel® Quartus® Prime Pro Edition
  • Niedrige Latenz 40G Ethernet Intel® FPGA IP für Arria® 10 und Stratix® V
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Kritisches Problem

    Beschreibung

    Aufgrund eines Problems in der Quartus® Prime-Software generiert der 40-Gbit/s-Ethernet-IP-Core mit niedriger Latenz und aktivierter "Priority-based Flow Control" und der auf "8" gesetzten Anzahl der PFC-Warteschlangen 66-Byte-Flusssteuerungspakete.

    Lösung

    Um dieses Problem zu umgehen, legen Sie die Anzahl der PFC-Warteschlangen in der GUI nicht auf "8" fest. Jede andere Anzahl von PFC-Warteschlangen ist ausreichend.

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 4 Produkte

    Intel® Arria® 10 FPGAs und SoC FPGAs
    เอฟพีจีเอ Stratix® V GX
    เอฟพีจีเอ Stratix® V GS
    เอฟพีจีเอ Stratix® V GT

    Benötigen Sie weitere Hilfe?

    Support kontaktieren

    Disclaimer/Rechtliche Hinweise

    1

    Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.