Beschreibung
Aufgrund eines Problems in der Intel® Quartus® Prime Pro Edition Software Version 17.1 und früher kann diese Fehlermeldung beim Kompilieren eines Designs, das die LVDS IP enthält, angezeigt werden. Dieses Problem tritt auf, wenn sich die IP im externen PLL-Modus befindet und auf ein Intel Stratix-10-Gerät® abzielt.
Auflösung
Um dieses Problem zu beheben, kommentieren Sie die folgende Zeile aus der LVDS IP SDC-Datei
set_max_delay_in_fit_or_false_path_in_sta_through_no_warn ${pll_instance_name}|Lock $max_delay
Dieses Problem wird voraussichtlich in einer zukünftigen Version der Intel Quartus Prime Pro Edition Software behoben.
