Beschreibung
Aufgrund eines Problems in der Quartus® Prime Standard Edition Software Version 15.1 sehen Sie diese Warnmeldung möglicherweise im TimeQuest Timing Analyzer, wenn Sie die Altera Dual Configuration IP verwenden. Dieses Problem tritt beim Design auf MAX® 10 Geräte auf.
Lösung
Um dieses Problem zu umgehen, wenden Sie die folgende Einschränkung in der sDC-Datei an
create_generated_clock -name {ru_clk} -source [get_ports {clk}] -divide_by 2 -master_clock {clk} [get_registers {*ru_clk}]
Dieses Problem wird ab der Intel® Quartus® Prime Standard Edition Software Version 16.0 behoben.