Aufgrund eines Problems in der Quartus® Prime Standard Edition Software Version 18.1 und früher, sehen Sie die folgende Fehlermeldung in der Cadence* Gate-Level-Simulation wenn Sie das Generic Serial Flash Interface FPGA IP verwenden.
ncelab: *E,CUVMUR: Instanz '{*Name Protected*}' der Designeinheit '{*Name Protected*}' ist in '{*Name Protected*} nicht aufgelöst. {*Name geschützt*}:{*Name geschützt*}'.
ncelab: *N,CUVPRO: Bei der obigen CUVMUR-Fehlermeldung ist das Problem in einem Modul aufgetreten, das in der Datei <quartus installation directory>/eda/sim_lib/cadence/cyclonev_atoms_ncrypt.v. deklariert ist.
Um dieses Problem zu umgehen, können Sie die Einstellung Simulation aktivieren von IP manuell deaktivieren, um die Simulation auf Gate-Ebene in Cadence auszuführen.
Nachdem Sie den obigen Fehler behoben haben, sehen Sie einen weiteren Fehler:
Fehler (unterdrückbar): (vopt-2732) .. /simulation/submodules/gcp_infra_intel_generic_serial_flash_interface_top_0_qspi_inf_inst.sv(860): Modulparameter 'ENABLE_SIM_MODEL' zum Überschreiben nicht gefunden
Informationen zur Fehlerbehebung finden Sie in diesem Wissensartikel (Artikel-ID: 000076444).