Artikel-ID: 000080528 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 15.11.2011

Haltezeitanforderung bei Stratix V-Geräten nicht erfüllt

Umgebung

  • Intel® Quartus® II Anmeldungs-Edition
  • Ethernet
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Kritisches Problem

    Beschreibung

    Designs, die auf Stratix V-Geräte abzielen, erfüllen möglicherweise nicht die Haltezeit Anforderungen.

    Dieses Problem betrifft alle Designs, die auf Stratix V-Geräte ausgerichtet sind.

    Auflösung

    Führen Sie einen Seed-Sweep mit dem Design Space Explorer aus. Dieses Problem wird in einer zukünftigen Version des Dreifach-Speed-Ethernet MegaCore behoben werden Funktion.

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 1 Produkte

    Stratix® V FPGAs

    Disclaimer/Rechtliche Hinweise

    1

    Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.