Warum schlägt mein VHDL-Design in der Hardware fehl, wenn ich eine "Reichweitendefinition in einer Schleife" habe?

Aufgrund eines Problems in der Intel® Quartus® Prime Pro Edition Software Version 20.3 können Hardwareausfälle auftreten, wenn Sie VHDL-Code in Ihrem Design haben, der eine "Bereichsdefinition in einer Generierungsschleife" verwendet, die in einem Generiert-Block erklärt wird, wie im unten stehenden Code. Wenn Ihr Design von diesem Problem betroffen ist, wird Ihr Design wahrscheinlich Synthese-Warnmeldungen wie folgende verursachen:

Warnung (16788): Net hat keinen Treiber unter .vhd(Zeilennummer)

gen_example: Fall NUM generieren
wenn 8 = >
Signal sig: std_logic_vector(1 downto 0);
Beginnen
gen_test: für i in sig'range
Generieren
and_gate:and01
Port Map (inp => inp, outp => outp);
end generate gen_test;
Ende;
end generate gen_example;

Um dieses Problem zu beheben, laden Sie den Patch über den entsprechenden Link unten herunter und installieren Sie es.

• Patch-Intel® Quartus® Prime 20.3 Patch 0.02 für Windows herunterladen (.exe)  
• Patch-Intel® Quartus® Prime 20.3 Patch 0.02 für Linux herunterladen (.run)
• Readme für Intel® Quartus® Prime 20.3 Patch 0.02 herunterladen (.txt)

Dieses Problem wird ab der Intel® Quartus® Prime Pro Edition Software Version 20.4 behoben.