Artikel-ID: 000080498 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 12.10.2020

Warum wird das Byte Enable-Signal bei der Erzeugung von 2-Port-RAM-IP-Kernen für Intel® Stratix® 10 Geräte getrennt?

Umgebung

    Intel® Quartus® Prime Pro Edition
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Beschreibung

Aufgrund eines Problems in der Intel® Quartus® Prime Pro Edition Software Version 20.2 sehen Sie möglicherweise, dass das Byte-Aktivierungssignal nicht mit dem 2-Port-RAM-IP-Kern für Intel® Stratix® 10 Geräte verbunden ist.

Lösung

Dieses Problem wurde ab Version 20.3 der Intel® Quartus® Prime Pro Edition Software behoben.

Zugehörige Produkte

Dieser Artikel bezieht sich auf 1 Produkte

Intel® Stratix® 10 FPGAs und SoC FPGAs

1

Benötigen Sie weitere Hilfe?

Support kontaktieren

Disclaimer/Rechtliche Hinweise

1

Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.