Artikel-ID: 000080483 Inhaltstyp: Fehlermeldungen Letzte Überprüfung: 12.10.2020

Interner Fehler: Subsystem: STA, Datei: /quartus/tsm/sta/sta_clock_mgr.cpp, Zeile: 8971

Umgebung

  • Intel® Quartus® Prime Standard Edition
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Beschreibung

    Aufgrund eines Problems in der Quartus® Prime Standard Edition-Software Version 19.1 kann dieser Fehler während der Synthesephase der Kompilierung auftreten. Dieser interne Fehler tritt auf, wenn die Synplify Pro* FPGA Synthesis-Software für die Synthese verwendet wird.

    Lösung

    Verwenden Sie diese Aufgabe, um dieses Problem zu umgehen:

    set_global_assignment -name DISABLE_LEGACY_TIMING_ANALYZER AN

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 11 Produkte

    Arria® V FPGAs und SoC FPGAs
    Intel® Cyclone® 10 Düşük Güç FPGA
    MAX® V CPLDs
    Cyclone® V FPGAs und SoC FPGAs
    Stratix® IV FPGAs
    Intel® Arria® 10 FPGAs und SoC FPGAs
    MAX® II CPLDs
    Arria® II FPGAs
    Cyclone® IV FPGAs
    Intel® MAX® 10 FPGAs
    Stratix® V FPGAs

    Benötigen Sie weitere Hilfe?

    Support kontaktieren

    Disclaimer/Rechtliche Hinweise

    1

    Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.