Artikel-ID: 000080482 Inhaltstyp: Fehlermeldungen Letzte Überprüfung: 11.02.2020

Interner Fehler: Subsystem: CDB_SGATE, Datei: /quartus/db/cdb_sgate/cdb_sgate_component.cpp, Zeile: 931

Umgebung

  • Intel® Quartus® Prime Pro Edition
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Beschreibung

    Aufgrund eines Problems in der Intel® Quartus® Prime Pro Edition Softwareversion 19.3 und früher kann es sein, dass der oben beschriebene interne Fehler angezeigt wird, wenn Sie in der Datei "Top level block design(.bdf)" und in der HDL-Datei (.v/.vhd) einen anderen Porttyp verwenden.

    Zum Beispiel

    In der HDL-Datei wird tridata als vom Typ OUTPUT erklärt

    Entität Tri8 ist

    Port(

    :in std_logic;

    :in std_logic_vector(7 auf 0);

    : std_logic_vector (7 auf 0)

    );

    End-Tri8;

    Während in der .bdf-Datei die Tridata als Typ "THER" verwendet werden.


    Lösung

    Um dieses Problem zu umgehen, beheben Sie das Design, damit sowohl die HDL-Datei als auch die .bdf-Datei über den gleichen Porttyp für den angegebenen Port verfügen.

    Dieses Problem wurde ab der Intel® Quartus® Prime Pro Edition Softwareversion 19.4 behoben.

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 1 Produkte

    Intel® programmierbare Geräte

    Benötigen Sie weitere Hilfe?

    Support kontaktieren

    Disclaimer/Rechtliche Hinweise

    1

    Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.