Artikel-ID: 000080474 Inhaltstyp: Fehlermeldungen Letzte Überprüfung: 16.07.2019

Interner Fehler: Subsystem: VPR20KMAIN, Datei: /quartus/fitter/vpr20k/vpr_common/cluster_greedy.c, Zeile: 3682

Umgebung

  • Intel® Quartus® Prime Pro Edition
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Beschreibung

    Aufgrund eines Problems in der Quartus® Prime Standard Edition Software Version 18.1 kann dieser interne Fehler beim Kompilieren eines Designs auftreten, das einen oder mehrere Clock Control Blocks (ALTCLKCTRL) instanziiert.

    Dieses Problem tritt auf, wenn es auf Cyclone®-V-Geräte abzielt.

    Lösung

    Um diesen Fehler zu umgehen, entfernen Sie die Taktsteuerblöcke (ALTCLKCTRL) aus dem Design und passen Sie das Design automatisch an.

    Dieses Problem wurde ab Version 19.1 der Quartus® Prime Standard Edition Software behoben.

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 1 Produkte

    Cyclone® V FPGAs und SoC FPGAs

    Benötigen Sie weitere Hilfe?

    Support kontaktieren

    Disclaimer/Rechtliche Hinweise

    1

    Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.