Artikel-ID: 000080460 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 13.05.2019

Warum gibt es in der Fehlereinspeisungs-IP für Cyclone® V-Gerät mit der Quartus® II Softwareversion 15.0 Update 2 mindeste Verletzungen der Pulsbreite?

Umgebung

  • Intel® Quartus® II Anmeldungs-Edition
  • Fehlerinjektion Intel® FPGA IP
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Beschreibung

    Aufgrund eines Problems in der Quartus® II SoftwareVersion 15.0 Update 2, wenn die Single Event Upset(SEU)-Funktion im Cyclone® V-Gerät mit der folgenden Taktbeschränkung implementiert wird, können sie bei einigen Signalen in Fault Injection IP minimale Verletzungen der Pulsbreite feststellen.

    create_clock -name intosc -period 10.000 [get_nets {*fault_injection_0|alt_fault_injection_component|alt_fi_inst|intosc}]

    Lösung

    Das Problem wurde ab der Intel® Quartus® Prime Standard Edition Softwareversion 16.0r behoben.

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 1 Produkte

    Cyclone® V FPGAs und SoC FPGAs

    Benötigen Sie weitere Hilfe?

    Support kontaktieren

    Disclaimer/Rechtliche Hinweise

    1

    Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.