Artikel-ID: 000080457 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 09.04.2019

Warum enthält mein Bericht "Geschätzte Verzögerung hinzugefügt für Hold Timing" einen falschen Pfad?

Umgebung

    Intel® Quartus® Prime Pro Edition
    Intel® Quartus® Prime Standard Edition
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Beschreibung

Der Bericht "Estimated Delay Add for Hold Timing" (Geschätzte Verzögerung für Hold Timing) enthält möglicherweise einen falschen Pfad, da der Fitter-Bericht rein netlist-gesteuert ist. Es kann nicht zwischen mehreren Timing-Pfaden auf derselben Verbindung unterschieden werden. Wenn ein zeitkritischer Pfad einen gemeinsamen Abschnitt mit dem Pfad teilt, der als falscher Pfad festgelegt wurde, werden beide Pfade vom Fitter als verzögert hinzugefügte Pfade betrachtet. Die 100 wichtigsten Pfade werden im Bericht angezeigt.

Lösung

Es ist sicher, die falschen Pfade im Abschnitt "Geschätzte Verzögerung für Details zum Haltezeitpunkt hinzugefügt" des Installateurberichts zu ignorieren.

Zugehörige Produkte

Dieser Artikel bezieht sich auf 3 Produkte

Intel® Stratix® 10 FPGAs und SoC FPGAs
Intel® Arria® 10 FPGAs und SoC FPGAs
เอฟพีจีเอ Intel® Cyclone® 10 GX

1

Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.