Aufgrund eines bekannten Problems in der Intel® Quartus® Prime Standard und Pro Edition Software wird die Programmierung des csr_sysref_singledet-Register-Bits auf "1" geschrieben, wenn sich der JESD204B-Intel FPGA IP in der ILAS-Phase befindet, die IP wieder in den CGS-Status bringt. Dies wirkt sich auf die Produktfamilien® Intel Agilex, Intel Stratix® 10, Intel Arria® 10 und Intel Cyclone® 10 GX aus. Um dieses Problem zu umgehen, vermeiden Sie die Programmierung des csr_sysref_singledet Register-Bit, wenn sich der JESD204B Intel FPGA IP in der ILAS-Phase befindet.
Um dieses Problem zu umgehen, vermeiden Sie die Programmierung des csr_sysref_singledet Register-Bit, wenn sich der JESD204B Intel FPGA IP in der ILAS-Phase befindet. Eine Lösung dafür ist nicht geplant.