Artikel-ID: 000080428 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 05.05.2021

Warum kann das Link Equalization Request Bit nicht von der Software geleert werden, wenn die Intel® Arria® 10 Hard IP für PCIe* IP im Root-Port-Modus verwendet wird?

Umgebung

  • Intel® Quartus® Prime Pro Edition
  • Intel® Arria® 10 Cyclone® 10 Hard IP für PCI Express*
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Kritisches Problem

    Beschreibung

    Das Link Equalization Request Bit (Bit 5 des Link Status 2 Registers) wird während der PCIe* Gen3 Link-Gleichstellung gesetzt. Nach der Einstellung kann dieses Bit nicht von der Software gelöscht werden. Der autonome Ausgleichsmechanismus ist von diesem Problem nicht betroffen, aber der Softwareausgleichsmechanismus kann je nach Verwendung des Link-Equalization-Request-Bit beeinträchtigt werden.

    Lösung

    Vermeiden Sie den Einsatz eines softwarebasierten Link-Equalization-Mechanismus für SOWOHL PCIe*-Endpunkt- als auch für Root-Port-Implementierungen, sondern verwenden Sie stattdessen den autonomen Ausgleichmechanismus. Dieses Problem wird voraussichtlich nicht in zukünftigen Versionen der Intel® Quartus® Prime Pro Edition Software behoben.

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 1 Produkte

    Intel® Arria® 10 FPGAs und SoC FPGAs

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.