Artikel-ID: 000080427 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 25.01.2019

Warum erhalte ich Warnungen zum Überschreiben früherer Definitionen bei der Instanziierung mehrerer Instanzen von IPs.

Umgebung

  • Intel® Quartus® Prime Pro Edition
  • 25G Ethernet Intel® FPGA IP
  • Ethernet
  • Niedrige Latenz 100G Ethernet Intel® FPGA IP für Arria® 10 und Stratix® V
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Beschreibung

    Aufgrund eines Problems in der Intel® Quartus® Prime Software Version 18.1 und früher könnte die Instanziierung mehrerer Instanzen dieser IPs zu Warnungen des folgenden Formats führen: "Überschrieben der vorherigen Definition des Moduls". Wenn die IP unterschiedliche Konfigurationen hat, kann sich dies auf die Funktionalität der IP auswirken.

    Geringe Latenz bei 100 G Ethernet-Intel® Stratix® 10 FPGA IP, 25 G Ethernet-Intel® Stratix® 10 FPGA IP, H-Tile Hard IP für Ethernet Intel® Stratix® 10 FPGA IP und E-Tile Hard IP für Ethernet Intel® Stratix® 10 FPGA IP

    Lösung

    Dieses Problem wurde ab der Intel® Quartus® Prime Version v18.1.1 behoben.

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 4 Produkte

    เอฟพีจีเอ Intel® Stratix® 10 GX
    เอฟพีจีเอ Intel® Stratix® 10 MX
    เอฟพีจีเอ Intel® Stratix® 10 TX
    Intel® Stratix® 10 GT SoC-FPGA

    Benötigen Sie weitere Hilfe?

    Support kontaktieren

    Disclaimer/Rechtliche Hinweise

    1

    Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.