Artikel-ID: 000080426 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 13.05.2019

Warum bietet die Avalon®-MM-Intel® Stratix® 10 Hard IP für das dynamisch generierte Beispieldesign von PCI* Express IP mit Avalon®-MM keine int_req_i als Eingabestift?

Umgebung

    Intel® Quartus® Prime Pro Edition
    Avalon-MM Intel® Stratix® 10 Hard IP für PCI Express*
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Beschreibung

Aufgrund eines Problems mit der Intel® Quartus® Prime Pro Version 18.0 und 18.1 generiert das Intel® Stratix® 10 Avalon®-MM PCI Express* Hard IP Example Design RTL mit int_req_i gesetzt
auf 0 anstatt als Eingabestift in der Datei der obersten Ebene festgelegt, pcie_example_design_DUT.v

int_req_i ist ein Legacy-Interrupt-Eingabestift, der verfügbar ist, wenn "Enable MSI/MSI-X condnutzeroberflächen" ausgewählt ist.

Dieses Problem besteht nur, wenn Avalon®-MM-Adressbreite auf 64 Bit eingestellt ist.

Lösung

Um dieses Problem in der Quartus® Prime Pro Version 18.0 und 18.1 zu beheben, führen Sie die folgenden Schritte aus:

Machen Sie die folgenden Änderungen an der Datei der obersten Ebene, pcie_example_design_DUT.v

Eingabe
wire intx_req_i, bitte als Eingabeport angeben

dut (

.intx_req_i (intx_req_i) 1'b0 durch den intx_req_i ersetzen

);

Dieses Problem wird voraussichtlich in einer zukünftigen Version der Quartus® Prime Pro Version 19.1 behoben werden.

Zugehörige Produkte

Dieser Artikel bezieht sich auf 2 Produkte

เอฟพีจีเอ Intel® Stratix® 10 GX
Intel® programmierbare Geräte

1

Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.