Aufgrund eines Fehlers im HDMI-Beispieldesign, das mit Intel Quartus Prime Versionen 18.1.1 und früher generiert wurde, kann es sein, dass die IOPLL für eingehende TMDS-Taktfrequenzen zwischen 171 MHz und 340 MHz auf Intel Arria 10 und Cyclone 10 GX-Geräten gesperrt wird.
Um dieses Problem zu beheben, können Sie die folgenden Dateien öffnen und wie unten gezeigt bearbeiten.
\hdmi_0_example_design\rtl\reconfig_mgmt\mr_rom_pll_valuemask_8bpc.v
\hdmi_0_example_design\rtl\reconfig_mgmt\mr_rom_pll_valuemask_10bpc.v
\hdmi_0_example_design\rtl\reconfig_mgmt\mr_rom_pll_valuemask_12bpc.v
\hdmi_0_example_design\rtl\reconfig_mgmt\mr_rom_pll_valuemask_16bpc.v
Ändern Sie diese Änderung
ROM-OFFSET 4 (171 MHz - 340 MHz)
...
ROM[33] <= 32'h00000010; Cp
ROM[34] <= 32'h000000C0; Bw
Zu diesem Thema
ROM-OFFSET 4 (171 MHz - 340 MHz)
...
ROM[33] <= 32'h0000000B; Cp
ROM[34] <= 32'h00000080; Bw
\hdmi_0_example_design\Software\tx_control\xcvr_gpll_rcfg.c
Ändern Sie diese Änderung
Fall 4: & <340 MHz
…
oder
GPLL_RCFG_WRITE(0xC2, 0x00000808); c2 16
GPLL_RCFG_WRITE(0x20, 0x000000 10); Cp
GPLL_RCFG_WRITE(0x40, 0x000000 C0); Bw
Zu diesem Thema
Fall 4: & <340 MHz
…
oder
GPLL_RCFG_WRITE(0xC2, 0x00000808); c2 16
GPLL_RCFG_WRITE(0x20, 0x000000 0B); Cp
GPLL_RCFG_WRITE(0x40, 0x000000 80); Bw
Dieses Problem wird in einer zukünftigen Version der Intel Quartus Prime generierten Arria 10 und Cyclone 10 GX HDMI-Beispieldesigns behoben.