Artikel-ID: 000080424 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 23.05.2019

Warum ist rx_pcs_ready nach der Verbindung instabil, wenn der 100-GBit-Ethernet-Intel® Stratix®10-FPGA-IP-Kern mit geringer Latenz verwendet wird?

Umgebung

  • Intel® Quartus® Prime Pro Edition
  • Niedrige Latenz 100G Ethernet Intel® FPGA IP
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Kritisches Problem

    Beschreibung

    Aufgrund eines Problems mit der geringen Latenz von 100 G Ethernet Intel® Stratix® 10 FPGA IP-Kern rx_pcs_ready kann nach der Verlinkung instabil sein.

    Dies wird durch ein Problem mit der Reset-Release-Sequenz verursacht, die PHY ist möglicherweise nicht stabil, was zu einer Deklamierung des PCS führt und dazu führt, dass einige Pakete während des Datenverkehrs fallengelassen werden.

    Lösung

    Um dieses Problem zu umgehen, wenn Sie die Intel® Quartus® Prime Software Version 18.0 und früher verwenden, ignorieren Sie alle Pannen auf rx_pcs_ready nach dem Zurücksetzen.

    Dieses Problem wurde ab Version 18.0.1 der Intel® Quartus® Prime Software behoben.

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 1 Produkte

    Intel® Stratix® 10 FPGAs und SoC FPGAs

    Benötigen Sie weitere Hilfe?

    Support kontaktieren

    Disclaimer/Rechtliche Hinweise

    1

    Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.